














PROPOSAL OF NONLINEARITY COMPENSATION CIRCUIT  








We propose compensation circuits to reduce noise caused by nonlinearly influence on driver circuit 
used for digital direct-driven speaker system. The proposed architecture suppresses the mismatch effect 
of the driver circuit when segmented pulse shaping technique. It achieves to improve the stability of the 
whole system and reduce out band quantization noise by about 10 dB. Also, when implemented in field 
programmable gate array, the number of look-up table uses is reduced by 49% and flip-flop usage by 24% 
than a conventional approach. 
Key Words : digital direct-driven speaker, delta-sigma modulator, noise shaping dynamic element 






































改善するシステムを 2 つ提案する． 























































































































図３ SPST を用いた回路規模を削減手法 
（３）パルスパターンの固定化によるノイズ 
 SPST を用いて 1 ビットの PDM 信号に変換する際、パ
ルスのパターンが一定に固定されると、ノイズフロアが
増加してしまう．図４に DSM の出力をそのまま SPST に













































が挙げられる．図６に DSM の出力をそのまま SPST に

















 図７にパルスパターン型シャッフリング NSDEM を示
す．この際、信号処理は下記のように行う． 
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フリング型 NSDEM、SPST、サンプリング周波数 4fs の
NSDEM を接続する．提案手法では、まず、パルスパター
ンシャッフリング型 NSDEM で S1~S4 をそれぞれ群にし
てシャッフリングを行う．これによって、各パルスの位相
を合わせつつ、パルスパターンのシャッフリングを行う．
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のポイント数は 614400 とし、20~12.288MHz までを
























図１０ FFT 解析結果(入力：-60dBFs) 
 
 
図１１ FFT 解析結果(入力：-6dBFs) 
 
 
図１２ FFT 解析結果(入力：-0.4dBFs) 
 
c）MATLAB を用いた時間解析結果 

























12.288MHz を供給し、SPST 前段までを 3.072MHz、
SPST 後段以降は 12.288MHz で駆動した．また、ドライ
バ回路は 12.288MHz のクロックでラッチを行った．オー




























































































































図１８ FFT 解析結果(入力：-60dBFs) 
 
 
図１９ FFT 解析結果(入力：-6dBFs) 
 
 
図２０ FFT 解析結果(入力：0dBFs) 
 
c）全高調波歪＋ノイズ（THD+N） 





図２１ 入力対 THD+N 
 
d）信号対雑音比（SNR） 
 図２２に入力対 SNR の実測結果を示す．従来手法に比
べ、提案手法は SNR が約 3dB 上昇した． 
 
 図２２ 入力対 SNR 
 
e）FPGA 実装時のリソース使用率 









LUT 9713 4952 
LUTRAM 1 1 
FF 3815 2895 
DSP 2 2 
IO 20 20 
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